電子封裝是銜接芯片與系統(tǒng)的重要界面，同時也是器件電路的重要組成部分。對電子產(chǎn)品而言，封裝技術(shù)是非常關(guān)鍵的一環(huán)，封裝工藝技術(shù)的進步推動著一代器件、電路的發(fā)展，牽動著整機系統(tǒng)的小型化和整體性能水平的升級換代。本期主要淺要介紹電子封裝技術(shù)及發(fā)展，歡迎大家各抒己見，互相討論交流。

電子封裝概念

       （集成電路）電子封裝是半導(dǎo)體器件制造的最后一步，其是指將制作好的半導(dǎo)體器件放入具有支持、保護的塑料，陶瓷或金屬外殼中，并于外界驅(qū)動電路以及其他電子元器件相連這一過程。經(jīng)過封裝后，半導(dǎo)體器件將可在更高的溫度環(huán)境中工作，抵御物理損害與化學(xué)腐蝕，不僅能保護內(nèi)置器件而且能起到電氣連接、外場屏蔽、尺寸過渡、散熱防潮、規(guī)格化和標準化等多種功能。

傳統(tǒng)簡易封裝流程

電子封裝技術(shù)發(fā)展

       傳統(tǒng)電子封裝從最初的三極管直插時期后開始產(chǎn)生，其過程如下：將圓晶切割為晶粒（Die）后，使晶粒貼合到相應(yīng)的基架板觸墊（Leadframe Pad）上，再利用導(dǎo)線將晶片的結(jié)合焊盤與基板的引腳（Wire Bond）相連，實現(xiàn)電氣連接，最后用外殼小心加以保護。典型的封裝方式有：DIP，SOP，BGA等。

電子封裝發(fā)展

       DIP（Dual ln-line Package）雙列直插形式封裝技術(shù)，是最早模集成電路（IC）采用的封裝技術(shù)，具有成本低廉的優(yōu)勢，其引腳數(shù)一般不超過100個，適合小型且不需接太多線的芯片。DIP技術(shù)代表著80年代的通孔插入安裝技術(shù)，但由于DIP大多采用塑料，散熱效果較差，無法滿足現(xiàn)行高速芯片的要求，目前這種封裝市場逐漸萎縮。

DIP封裝

       Small Outline Package（SOP）小外形封裝技術(shù)和 Quad Flat Package（QFP）扁平封裝技術(shù)代表了表面安裝器件時代。這種技術(shù)提高了管腳數(shù)和組裝密度，是封裝技術(shù)的一次革命。正是這類封裝技術(shù)支撐著日本半導(dǎo)體工業(yè)的繁榮，當(dāng)時封裝技術(shù)由日本主宰，確定了80％的收縮原則，同時也是金屬引線塑料封裝的黃金時代。

       90年代進入了Ball Grid Array（BGA）焊球陣列封裝及 Chip Scale Package（CSP）芯片尺寸封裝技術(shù)時代。其中，BGA封裝主要是將I/O端與基板通過球柱形焊點陣列進行封裝，通常做表面固定使用。90年代后，美國超過日本占據(jù)了封裝技術(shù)的主導(dǎo)地位。美國加寬了引線節(jié)距并采用了底部安裝引線的BGA封裝，引線節(jié)距的擴大極大地促進了安裝技術(shù)的進步和生產(chǎn)效率的提高。

BGA&CSP封裝

       由于傳統(tǒng)封裝技術(shù)的封裝效率較低（裸芯面積/基板面積）較低，不能滿足電子器件的需求。在芯片制程受限的情況下，改進封裝技術(shù)是唯一的選擇。先進封裝技術(shù)通過以點帶線的方式實現(xiàn)電氣互連，實現(xiàn)更高密度的集成，大大減小了對面積的浪費。

       先進封裝包括倒裝（Flip-Chip），凸塊（Bumping），晶圓級封裝（Wafer Level Packaging，WLP），2.5D封裝（interposer, RDL等），3D（Through Silicon Via，TSV，硅通孔）等技術(shù)。其中，SiP 技術(shù)以及 PoP 技術(shù)奠定了先進封裝時代的開局，2D集成技術(shù)，如 WLP，F(xiàn)lip-Chip 以及3D 封裝技術(shù)，TSV等技術(shù)的出現(xiàn)，進一步縮小芯片間的連接距離，提高了元器件的反應(yīng)速度。

封裝技術(shù)發(fā)展歷程

       從封裝技術(shù)發(fā)展歷程上看，封裝結(jié)構(gòu)主要朝著超高密度的方向發(fā)展，主要有兩種發(fā)展方向，一是減小封裝面積，使其接近芯片大小，主要的封裝類型包括倒裝（Flip-Chip），扇入型（Fan-in），扇出型（Fan-out）封裝。二是增加封裝內(nèi)部的集成度，將多個Die封到一個封裝內(nèi)，實現(xiàn)超越摩爾定律，如SiP、3D封裝等。

1路徑一：尺寸減小方向

倒裝（Flip-Chip）

       Flip-Chip指芯片倒裝，以前的封裝技術(shù)是將芯片的有源區(qū)面朝上，背對基本和貼后鍵合。而Flip-Chip則是將芯片有源區(qū)面對基板，通過芯片上呈陣列排列的焊料凸點（Bumping）實現(xiàn)芯片與襯底的互聯(lián)。硅片直接以倒扣的方式安裝到PCB從硅片向四周引出的I/O上，互聯(lián)長度大大縮短，減少了RC（Resistance-Capaictance）延遲，能效提高電性能。

引線鍵合工藝與Flip-Chip工藝對比

Flip-Chip最主要的優(yōu)點是擁有最高密度的I/O數(shù)，與常規(guī)的引線鍵合相比，F(xiàn)lip-Chip由于采用了凸點結(jié)構(gòu)，互連長度更短，互連線的電阻和電感值更小，封裝電性能和器件可靠性、散熱能力明顯改善。

凸塊（Bumping）

       Bumping是一種新型的芯片與基板間電氣互連的方式?？赏ㄟ^小的球形導(dǎo)體材料實現(xiàn)，這種導(dǎo)電球體被稱為Bump，制作導(dǎo)電球這一工序被稱為Bumping。當(dāng)粘有Bump的晶粒被Flip-Chip與基板對齊時，晶粒很容易實現(xiàn)與基板觸墊的連接。Bumping是Flip-Chip與PCB電連接的唯一通道，也是Flip-Chip技術(shù)中的關(guān)鍵環(huán)節(jié)。

Bumping示意圖（Semi engineering）

       Bumping分為焊料和非焊料兩大類，按制作方法分為焊料凸塊、金凸塊、聚合物凸塊。凸塊工藝直接影響倒裝技術(shù)的可性能和性能可靠性。

晶圓級封裝（Wafer Level Packaging，WLP）

       在傳統(tǒng)封裝概念中，晶圓是先被切割成小的晶粒，之后再進行連接和塑封。晶圓級封裝是對整片晶圓進行封裝測試后再切割得到單個成品芯片的技術(shù)，封裝后的芯片尺寸與裸片一致。WLP具有兩大優(yōu)勢：①將芯片的I/O分布在IC芯片整個表面，使芯片尺寸達到微型化極限；②直接在晶圓片上對眾多芯片封裝、老化、測試，從而減少常規(guī)工藝流程，提高封裝效率。

圓晶封裝示意圖（Semi engineering）

       在WLP技術(shù)中有兩大關(guān)鍵工藝：①薄膜再分布技術(shù)；②焊料凸塊制作技術(shù)（Bumping）。其中薄膜再分布技術(shù)至在IC晶圓片上，將各個芯片按周邊分布的的I/O焊區(qū)，通過薄膜工藝的再布線，變換成整個芯片上的陣列分布焊區(qū)，并形成Bumping的技術(shù)。主要再分布步驟及技術(shù)流程如下所示。

薄膜再分布技術(shù)工藝步驟及技術(shù)流程

扇出型圓晶級封裝（Fan-out WLP）

       傳統(tǒng)的晶圓級封裝（Fan-in WLP），其I/O數(shù)受到芯片面積限制，適用于低引腳數(shù)的消費型集成電路封裝。隨著集成電路信號輸出引腳數(shù)目的增加，焊錫球的尺寸也變得越來越嚴格，PCB對集成電路封裝后尺寸以及信號輸出接腳位置的調(diào)整需求得不到滿足，因此衍生出了扇出型圓晶級封裝。

Fan-in 與 Fan-out 對比

       Fan-out主要有兩大優(yōu)勢，其一增加了I/O數(shù)目，其二采用RDL層布線代替?zhèn)鹘y(tǒng)IC封裝所需的IC載板，大幅降低整體封裝厚度。

2路徑二：異質(zhì)集成方向

系統(tǒng)級封裝（System In a Package，SiP）

       SiP指利用各種堆疊技術(shù)，將多個具有不同功能的芯片及被動元件集成到尺寸更小的封裝元件上形成的一個系統(tǒng)。SiP可最大限度優(yōu)化系統(tǒng)性能、避免重復(fù)封裝、縮短開發(fā)周期、降低成本、提高集成度。

SiP封裝示意圖

       SiP封裝技術(shù)關(guān)鍵是晶片以2D、2.5D 還是3D方式接合到整合型基板。2D→2.5D→3D封裝方式?jīng)Q定SiP的復(fù)雜度和完整度。目前單一封裝體內(nèi)不只可運用多個芯片進行系統(tǒng)功能構(gòu)建，甚至還可將包含不同類型期間、被動元件、電路芯片、功能模組封裝進行堆疊，透過內(nèi)部連線或是更復(fù)雜的3D IC技術(shù)整合，構(gòu)建成更為復(fù)雜的、完整的SiP系統(tǒng)功能。

3D封裝

       3D封裝是指芯片在Z方向（垂直方向）上的垂直互連結(jié)構(gòu)。3D封裝可以大幅度縮小尺寸，減輕40-50倍重量，提升一倍硅效率，同時縮短延遲，降低成本。目前3D封裝可通過引線鍵合、倒裝凸塊，POP（堆疊封裝）、TSV（硅通孔）技術(shù)實現(xiàn)。

3D封裝及其發(fā)展

TSV（硅通孔）技術(shù)

       TSV是通過在芯片和芯片之間，晶圓和晶圓之間制造垂直通孔，通過Z方向通孔實現(xiàn)互聯(lián)。TSV實現(xiàn)了貫穿整個芯片厚度的電氣連接，更開辟了芯片上下表面之間的最短通路。與IC引線鍵合和使用Bumping技術(shù)不同，TSV能夠在三維方向使得堆疊密度最大，而外形尺寸最小，大大改善芯片速度和低功耗性能。但由于技術(shù)目前成本較高，主要應(yīng)用于圖像傳感器、粘結(jié)板、存儲器、邏輯處理器、MEMS晶圓級3D等高端封裝。

TSV技術(shù)示意圖

       從上述封裝發(fā)展歷程上看，封裝結(jié)構(gòu)主要沿著DIP→QFP→BGA→CSP→3D-SiP方向演進。封裝結(jié)構(gòu)演化過程中封裝材料、引腳形狀、裝備方式以及鍵合方式也發(fā)生了相應(yīng)的變化，主要趨勢詳見下表。

電子封裝市場

       電子封裝行業(yè)屬于半導(dǎo)體產(chǎn)業(yè)鏈的下游，位于圓晶制造之后，電子制造電路組裝之前，是半導(dǎo)體行業(yè)鏈的必要一環(huán)。近年來，全球封測市場穩(wěn)步增長，根據(jù)Gatner數(shù)據(jù)統(tǒng)計，2017年全球半導(dǎo)體行業(yè)收入4204億美元，同比增長21.6%，其中封測行業(yè)收入占533億美元，同比增長7.0%，占半導(dǎo)體行業(yè)收入的13%。

全球封測行業(yè)規(guī)模（Yole）

       先進封裝產(chǎn)值占封裝總產(chǎn)值近一半，將引領(lǐng)未來發(fā)展。從全球封測市場產(chǎn)值看，據(jù)Yole數(shù)據(jù)顯示，2017年先進封裝產(chǎn)值超過20億美元，占全球封測總產(chǎn)值近一半市場。先進封裝由于可以提高封裝效率，降低封裝成本，提供更好的封裝性價比，將是未來封測行業(yè)的主要發(fā)展方向。

全球先進封裝市場規(guī)模（Yole）

        深圳市雙翌光電科技有限公司是一家以機器視覺為技術(shù)核心，自主技術(shù)研究與應(yīng)用拓展為導(dǎo)向的高科技企業(yè)。公司自成立以來不斷創(chuàng)新，在智能自動化領(lǐng)域研發(fā)出視覺對位系統(tǒng)、機械手視覺定位、視覺檢測、圖像處理庫等為核心的20多款自主知識產(chǎn)權(quán)產(chǎn)品。涉及自動貼合機、絲印機、曝光機、疊片機、貼片機、智能檢測、智能鐳射等眾多行業(yè)領(lǐng)域。雙翌視覺系統(tǒng)最高生產(chǎn)精度可達um級別，圖像處理精準、速度快，將智能自動化制造行業(yè)的生產(chǎn)水平提升到一個更高的層次，改進了以往落后的生產(chǎn)流程，得到廣大用戶的認可與肯定。隨著智能自動化生產(chǎn)的普及與發(fā)展，雙翌將為廣大生產(chǎn)行業(yè)帶來更全面、更精細、更智能化的技術(shù)及服務(wù)。